• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Communication and Computing Systems >Design and implementation of a low power and area efficient sequential multiplier
【24h】

Design and implementation of a low power and area efficient sequential multiplier

机译：低功耗和面积高效顺序乘法器的设计与实现

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A multiplier plays a major role in various digital systems. The area, speed and power consumption of any digital system, which has a multiplier as its component, depend upon the hardware used for the multiplier. In this paper we proposed a sequential multiplier which has a lower area requirement and lower power consumption in comparison of the conventional sequential multiplier. We can use the proposed system where long battery life is required and/or reduced hardware is required. The speed of the proposed multiplier is a little bit slower than the conventional one. So we can use the proposed system where long battery life is required and speed is not the major requirement.
机译：乘数在各种数字系统中发挥着重要作用。任何数字系统的区域，速度和功耗，它具有乘法器作为其组件，取决于用于乘法器的硬件。在本文中，我们提出了一种顺序乘法器，其在传统顺序乘法器比较中具有较低的区域要求和较低的功耗。我们可以使用所需的系统，其中需要长时间的电池寿命和/或需要减少硬件。所提出的乘法器的速度比传统的速度稍慢。所以我们可以使用所需的系统，其中需要长时间的电池寿命，速度不是主要要求。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号