SEP6210芯片中低功耗CAN2.0总线控制器IP核设计与验证

声明

摘要

第一章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．2．1 CAN IP国外研究现状

1．2．2 CAN IP国内研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文章节安排

第二章 CAN总线简介

2．1 CAN总线协议分层结构

2．1．1 逻辑链路控制子层

2．1．2 媒介访问控制子层

2．1．3 物理层

2．1．4 CAN报文帧结构

2．2 CAN总线位时序

2．2．1 位定时要求

2．2．2 同步

2．3 CAN在SEP6210中的设计准则

2．3．1 SEP6210芯片简介

2．3．2 CAN IP的设计准则

2．4 本章小结

第三章 CAN IP的功耗优化方案

3．1 低功耗设计综述

3．2 功耗分析及优化技术

3．2．1 动态功耗优化技术

3．2．2 静态功耗优化技术

3．3 低功耗设计方案分析与制定

3．4 CAN IP的功耗优化方案详述

3．4．1 状态机编码分配优化

3．4．2 基于门控时钟的低功耗设计

3．4．3 基于动态调频的低功耗设计

3．4．4 低功耗工作模式设计

3．5 本章小结

第四章 CAN IP各模块的设计

4．1 CAN IP整体设计概述

4．2 功耗管理逻辑设计

4．2．1 工作模式设计

4．2．2 门控时钟设计

4．2．3 动态调频设计

4．3 接口模块设计

4．3．1 主机接口设计

4．3．2 FIFO设计

4．3．3 接收滤波器的设计

4．3．4 位时序逻辑设计

4．4 本章小结

第五章 CAN IP的验证及结果分析

5．1 功能仿真与FPGA验证

5．1．1 功能仿真

5．1．2 FPGA验证

5．2 功耗测试及结果

5．2．1 逻辑综合

5．2．2 PTPx功耗分析

5．2．3 功耗测试结果

5．3 功耗结果分析及展望

5．3．1 功耗结果分析

5．3．2 功耗优化结果展望

5．4 CAN IP验证结果

5．5 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表论文