声明
摘要
第一章 绪论
1．1 课题背景与意义
1．2 国内外研究现状
1．3 研究内容与设计指标
1．3．1 研究内容
1．3．2 设计指标
1．4 论文组织
第二章 动态流水线与多发射数据通路
2．1 CPU性能的测量
2．2 动态流水线
2．2．1 影响流水线效率的因素
2．2．2 指令调度技术
2．2．3 动态调度
2．2．4 动态流水线的例外处理
2．3 多发射数据通路
2．3．1 指令级并行技术
2．3．2 发射队列的组织形式
2．3．3 发射队列和寄存器的位置关系
2．3．4 重命名寄存器的存在形式
2．3．5 乱序执行处理器的流水线通路
2．3．6 处理器的多发射结构
2．4 本章小结
第三章 发射队列系统设计与性能优化
3．1 发射队列的系统级设计
3．1．1 基于非压缩的发射队列的系统级实现
3．1．2 基于压缩的发射队列的系统级实现
3．2 面向ARM v7的发射队列的性能优化
3．2．1 发射队列整体架构设计
3．2．2 动态FIFO的功能支持
3．2．3 更新逻辑的功能支持
3．2．4 唤醒逻辑的功能支持
3．2．5 针对ARM v7的发射队列的优化
3．3 本章小结
第四章 面向ARM v7的发射队列模块的设计
4．1 动态FIFO模块设计
4．1．1 反馈模块
4．1．2 存储模块
4．1．3 输出产生模块
4．2 发射队列模块架构
4．3 更新逻辑模块设计
4．3．1 指令有效性更新模块
4．3．2 执行条件判决更正模块
4．3．3 队列有效项计数模块
4．3．4 偏移位置产生模块
4．3．5 队列更新模块
4．4 唤醒逻辑模块设计
4．4．1 指令源操作数状态更新模块
4．4．2 发射指令选择模块
4．4．3 指令无效性更新模块
4．5 本章小结
第五章 验证及结果分析
5．1 功能仿真验证
5．1．1 验证环境与测试模型
5．1．2 模块级功能验证及结果分析
5．2 逻辑综合验证
5．2．1 配置逻辑综合环境
5．2．2 设计代码的读入和时序约束的添加
5．2．3 逻辑综合与结果分析
5．3 FPGA验证可行性
5．4 本章小结
第六章 总结与展望
6．1 总结
6．2 展望
参考文献
致谢
攻读硕士学位期间发表的论文
