首页> 中文学位 >全集成高密度单光子雪崩二极管阵列探测器研究
【6h】

全集成高密度单光子雪崩二极管阵列探测器研究

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

专用术语注释表

第一章 绪论

1.1单光子探测器研究背景和意义

1.2 SPAD探测器的研究现状和发展趋势

1.3论文主要研究内容和结构安排

第二章 SPAD阵列探测器研究基础

2.1雪崩二极管工作原理

2.2 SPAD工作指标参数

2.3 SPAD淬灭计数电路

2.4 CMOS图像传感器原理

2.5本章小结

第三章 SPAD器件优化与设计

3.1 SPAD结构衍化

3.2 SPAD保护环结构选择

3.3 SPAD结构设计

3.4器件仿真分析

3.5本章小结

第四章 SPAD探测器单元电路设计

4.1 SPAD仿真模型

4.2淬灭电路设计

4.3计数电路

4.4电路仿真结果与分析

4.5 4×4 像素阵列的版图设计

4.6本章小结

第五章 SPAD外围读出电路

5.1 SPAD阵列探测器原理分析

5.2多路复用模块

5.3相关双采样模块

5.4译码器电路

5.5模数转换器电路

5.6整体电路仿真和分析

5.7本章小结

第六章 总结与展望

6.1主要工作总结

6.2研究展望

参考文献

附录1 攻读硕士学位期间撰写的论文

附录2 攻读硕士学位期间申请的专利

附录3 攻读硕士学位期间参加的科研项目

致谢

展开▼

摘要

盖革模式下的单光子雪崩二极管(SPAD)阵列兼具单光子信号探测和皮秒量级的时间相关性,现在已经开始应用于一些重要的科学领域,例如物理学,化学,生物学,航天学等。在与现代纳米CMOS工艺相结合的设计和制造中,能够在一整块芯片上直接集成光子探测器、单元电路和外围读出电路等。在应用于高速弱光环境下的探测时,需要着力提高器件性能、减小噪声、提高芯片集成度。本文在SMIC0.18μm工艺下设计了一个128×128的全集成高密度单光子雪崩二极管阵列探测器。
  第一,设计了一种采用虚拟保护环结构和浅沟槽隔离的SPAD器件,使有源区直径降到5μm,整个器件直径降到11μm以下,观察其电场分布和掺杂浓度分布,雪崩电压,内部场强分布,证明了其适合小尺寸的设计。并且这种结构能够避免重掺杂引起的带带隧穿和暗计数率,材料缺陷引起的后脉冲,能够减少边缘效应同时将耗尽层的位置拉低,增加雪崩区深度,提高光子的探测效率。
  第二,设计了一个高度集成的像素单元电路,包括能够在3.5 ns内完成淬灭复位电路和一种超小规模的模拟计数电路,这个方案能够很好的折中速率和占用面积的影响,在电容取到150 fF时采用对数计数可达到105数量级的计数范围,而线性计数也可达到103数量级,采用一种交叉式电容嵌入到圆形SPAD阵列中,像素单元占空比得到显著提高。
  第三,设计了一种采用成熟的CMOS-APS阵列架构和列并行处理方式的SPAD阵列,其中128列地址总线中8路共用一个多路复用器将像素数据输入到后级电路,利用相关双采样电路在无光和有光的环境中分别采样相减,得到一个纯净并且能够直接反映入射光的模拟信号。设计了格雷码电路和译码电路控制实现128路行列字线的选择,并在最后设计了一个1MS/s8-bit的低电压、低功耗的逐次逼近型模数转换器。
  综上,本文首次采用成熟CMOS-APS阵列架构实现SPAD阵列二维成像,并且所设计的圆形SPAD在采用了虚拟保护环结构后能将直径降低到11μm。不同于以往的数字计数电路做在外围电路中,本文使用了主动快速淬灭电路和模拟计数电路,首次将淬灭和计数电路作为一个整体嵌入在SPAD器件周围,提高阵列的集成度和芯片利用率。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号