文摘
英文文摘
第一章 引言
1.1 网络处理器概述
1.2 硬件多线程技术的发展
1.3 论文的主要工作及安排
第二章 网络处理器体系结构
2.1 网络处理器的典型结构
2.1.1 加强型RISC处理器
2.1.2 用同构处理器组成流水线
2.1.3 大规模的和多样性的处理器
2.2 XDNP网络处理器体系结构
2.3 编程数据处理单元结构
2.4 数据通道处理单元的硬件多线程技术
2.5 本论文实现的硬件多线程的特点
2.6 本章小结
第三章 硬件多线程的线程切换解决方案
3.1 硬件线程切换模块的总体设计
3.2 硬件线程切换的现场保护机制
3.2.1 线程状态的保持
3.2.2 线程数据的保持
3.3 事件信号的设计
3.3.1 事件信号分类
3.3.2 事件信号格式
3.3 主动式的线程切换
3.3.1 硬件线程的状态转换关系
3.3.2 主动式线程切换原理
3.4 基于事件信号的线程唤醒机制
3.5 线程切换的仲裁策略与算法实现
3.5.1 线程切换的仲裁策略
3.5.2 线程仲裁的算法实现
3.6 硬件多线程切换模块的设计实现
3.6.1 如何在RISC流水线上进行集成
3.6.2 零开销线程切换的实现
3.7 本章小结
第四章 仿真验证和性能分析
4.1 基于FPGA仿真验证技术简介
4.1.1 仿真与验证技术概述
4.1.2 FPGA仿真验证流程
4.2 硬件多线程技术的FPGA验证
4.2.1 验证平台的搭建
4.2.2 IP的替换
4.2.3 可编程数据处理单元初始化配置
4.2.4 测试向量的加载
4.2.5 多线程技术的验证
4.3 验证结果与性能分析
4.4 本章小结
第五章 结束语
致谢
参考文献
研究成果
