首页> 中文学位 >面向多核的低功耗数字信号处理器研究与设计
【6h】

面向多核的低功耗数字信号处理器研究与设计

代理获取

目录

封面

中文摘要

英文摘要

目录

第一章 概述

1.1课题背景

1.2数字信号处理器技术

1.3论文结构

第二章 低功耗技术

2.1低功耗必要性

2.2低功耗种类

2.3功耗组成

2.4低功耗技术

2.5本章小结

第三章 多核结构

3.1顶层结构

3.2多核译码优化

3.3多核拼接

3.4向量数据通路集成

3.5本章小结

第四章 内核DSP设计

4.1整体结构

4.2指令译码

4.3存储器访问

4.4数据寻址方式

4.5程序寻址及条件执行

4.6复位与策略

4.7本章小结

第五章 向量数据通路设计

5.1向量ALU

5.2向量乘加器

5.3本章小结

第六章 验证与测试

6.1验证平台

6.2基本指令验证

6.3应用验证

6.4测试结果

6.5本章小结

第七章 结束语

7.1主要工作与创新点

7.2后续研究工作

参考文献

致谢

攻读硕士学位期间已发表或录用的论文

上海交通大学学位论文答辩决议书

声明

展开▼

摘要

数字信号处理器(DSP)常常需要处理不同精度的运算。低位宽的数字信号处理器进行高精度运算时,由于需要运算的拆分,速度较慢。而在高位宽的数字信号处理器中,虽然速度快,但是用在处理低精度运算时,其效能比较低。
  本文提出了一种可配置的多核DSP设计方法,根据计算精度的不同,能够被配置成4个核独立运算、每2个核一起或者4个核一起拼接进行运算,在不同精度下都能保证较高的性能。课题首先改进并完成一个16位DSP、1个128位的向量ALU和1个64位的向量MAC的设计。改进数字信号处理器的数据通路设计,使用向量ALU和MAC代替传统的32位标量加法器和16位标量乘法器。在行为级、RTL级和门级电路上采用了多种低功耗技术,有效地降低了多核DSP的功耗。
  课题搭建了一个性能仿真环境与功耗分析平台,完成处理器的后端设计流程。8个8×8的矩阵乘法程序验证了多核架构的性能。基于Nanosim的功耗分析表明多核数字信号处理器可以低功耗的工作。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号