应用于脑电采集的低功耗低噪声斩波放大器芯片设计

声明

第一章 绪论

1.1 课题背景及意义

1.2 国内外研究现状

1.3 本论文的研究内容及组织架构

1.4 本章小结

第二章 系统级设计

2.1 设计难点与设计指标

2.1.1 脑电信号简介

2.1.2设计难点及设计指标

2.2 系统设计考虑

2.2.1 MOS管噪声分析

2.2.2 噪声效率因子简介

2.2.3 优化 NEF的主要方法

2.3 正交电流复用技术

2.4 反相器堆叠式电流复用技术

2.5 本章小结

第三章 芯片及各模块设计

3.1 电容耦合斩波放大器设计

3.1.1 放大器整体电路结构

3.1.2 输入级放大器电路

3.1.3 输出级放大器设计

3.1.4 两级放大器频率补偿

3.2 其他相关电路设计

3.2.1 偏置电路设计

3.2.2 斩波开关电路

3.2.3 伪电阻设计

3.3 本章小结

第四章 芯片仿真结果及版图设计

4.1 芯片电路仿真结果

4.2 放大器版图设计

4.3 本章小结

总结与展望

工作总结

后续工作展望

参考文献

攻读硕士学位期间取得的研究成果

致谢