University of Missouri - Kansas City.;
机译:神经元MOS二进制逻辑集成电路。一,设计基础和软硬件逻辑电路的实现
机译:神经元MOS二进制逻辑集成电路。二。电路配置的简化技术及其实际应用
机译:浮动栅极操纵石墨烯 - 黑色磷异质结,用于非易失性Ambipolar肖特基结回忆,记忆逆变电路和逻辑整流器
机译:迈向使用3D集成纳米磁逻辑的内存逻辑电路
机译:内存密集型3D集成电路的自适应时钟设计。
机译:用于非易失性存储器和可重新配置逻辑门操作的石墨烯-铁电元设备
机译:12.3柔性薄膜逻辑的内存解决方案:高达8KB,> 105.9kb / s LPROM和SRAM,具有符合ISO NFC标准的集成时序生成
机译:三维记忆和逻辑分子器件和电路的构建和操作。