首页> 中文期刊> 《电子学报》 >嵌入式粗颗粒度可重构处理器的软硬件协同设计流程

嵌入式粗颗粒度可重构处理器的软硬件协同设计流程

         

摘要

面向多媒体应用的可重构处理器架构由主处理器和动态配置的可重构阵列(Reconfigurable Cell Array,RCA)组成.协同设计流程以循环流水线和流水线配置技术为基础,采用启发式算法对应用中较大的关键循环进行了软硬件划分,使用表格调度算法实现了任务在RCA上的映射.经过FPGA验证,H.264基准中的核心算法平均执行速度相比于PipeRench,MorphoSys,以及TI DSP TMS320C64X提高了3.34倍.

著录项

  • 来源
    《电子学报》 |2009年第5期|1136-1140|共5页
  • 作者单位

    清华大学信息科学与技术国家实验室,清华大学微电子所,北京,100084;

    清华大学信息科学与技术国家实验室,清华大学微电子所,北京,100084;

    清华大学信息科学与技术国家实验室,清华大学微电子所,北京,100084;

    清华大学信息科学与技术国家实验室,清华大学微电子所,北京,100084;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 TP311.52;
  • 关键词

    可重构; 循环; 软硬件划分; 映射;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号