小面积低功耗掩膜ROM ASIC设计

崔嵬; 韩月秋; 陈禾; 李昀

首页> 中文期刊> 《电子学报》 >小面积低功耗掩膜ROM ASIC设计

小面积低功耗掩膜ROM ASIC设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文介绍了一种利用0.6μm单硅双铝双阱CMOS工艺实现的4Kbit掩膜ROM专用集成电路设计(ASIC).ROM单元应用串行结构,整个芯片的面积为0.082mm2.在5伏电源下,功率延迟积为0.036PJ/bit,最大工作电流为1.2mA,最大静态漏电流为0.1μA.采用一种新颖的灵敏放大器有效地提高了ROM的访问速度,ROM的访问时间为36ns.

著录项

来源
《电子学报》 |2002年第6期|934-936|共3页
作者
崔嵬; 韩月秋; 陈禾; 李昀;
展开▼
作者单位

北京理工大学电子工程系,北京,100081;

北京理工大学电子工程系,北京,100081;

北京理工大学电子工程系,北京,100081;

北京理工大学电子工程系,北京,100081;

展开▼
原文格式 PDF
正文语种 chi
中图分类存贮器;
关键词
CMOS工艺; 只读存贮器(ROM); 低功耗; 译码器; 灵敏放大器;

相似文献

中文文献
外文文献
专利

1. 基于ROM结构的直接数字频率合成器ASIC设计 [J] . 季轩 ,毛陆虹 ,陈力颍 . 电路与系统学报 . 2011,第006期
2. 内置闪存的单片机价格与掩膜编程ROM产品相差无几 [J] . 进藤智则 ,成英 . 电子设计应用 . 2005,第007期
3. ROM存贮矩阵掩膜自动编辑程序设计 [J] . 严立雄 . 微处理机 . 1996,第004期
4. GF(2~m)域上的低功耗可配置ECC点乘算法ASIC设计实现 [J] . 车光宁 ,张钊锋 . 微电子学与计算机 . 2018,第1期
5. 低功耗AESS盒的ASIC设计与实现 [J] . 曾永红 ,邹雪城 ,刘政林 . 微电子学 . 2007,第4期
6. 利用"掩膜-无掩膜"腐蚀技术制作硅微加速度计 [C] . 单光宝 ,姚军 ,阮晓明 . 第九届全国敏感元件与传感器学术会议 . 2005
7. 某型MCU中掩膜ROM设计 [A] . 李明凯 . 2012

小面积低功耗掩膜ROM ASIC设计

摘要

著录项

相似文献

相关主题

期刊订阅