基于FPGA的低功耗低资源的BP神经网络推理加速器设计

欧阳魁

首页> 中文期刊> 《集成电路应用》 >基于FPGA的低功耗低资源的BP神经网络推理加速器设计

基于FPGA的低功耗低资源的BP神经网络推理加速器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

分析表明,BP神经网络在非线性拟合、小数据量预测等场合取得了较好的效果.由于其结构简单、计算量小,十分适合低功耗、高实时性和资源敏感的嵌入式场景.基于FPGA平台,设计了一种基于微处理器的BP神经网络前向推理加速器.在精度与资源的折中考虑下,通过定点化、分段拟合逼近、模块复用等方法降低了功耗与资源消耗.结果表明,系统的最大误差为0.0018,功耗为0.286 W,逻辑资源消耗约占FPGA资源的10％,可以满足实际应用需求.

著录项

来源
《集成电路应用》 |2020年第4期|10-12|共3页
作者
欧阳魁;
展开▼
作者单位

福州大学物理与信息工程学院福建 350116;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计;人工神经网络与计算;
关键词
集成电路设计; FPGA; BP神经网络; 低功耗; 低资源消耗;

相似文献

中文文献
外文文献
专利

1. 基于FPGA的低资源DCT硬件设计 [J] . 杨秀芝 ,郑静宜 ,吴林煌 . 有线电视技术 . 2018,第009期
2. 基于FP GA的低资源低功耗星载解调器实现 [J] . 张鸣芸 ,朱一帅 . 无线电通信技术 . 2015,第004期
3. 基于NVDLA与FPGA结合的神经网络加速器平台设计 [J] . 管兆康 ,张志伟 . 高技术通讯 . 2021,第005期
4. 基于FPGA的多核可扩展卷积加速器设计 [J] . 张坤宁 ,赵烁 ,孙庆斌 . 计算机工程与设计 . 2021,第006期
5. 基于FPGA的卷积神经网络并行加速器设计 [J] . 王婷 ,陈斌岳 ,张福海 . 电子技术应用 . 2021,第002期
6. 基于Winograd算法的卷积神经网络FPGA加速器的设计方法 [C] . Wang Aobo ,王奥博 ,Liu Kai . 2018年全国高性能计算学术年会 . 2018
7. 基于CORDIC算法低功耗加速器设计与实现 [A] . 张剑锋 . 2016

基于FPGA的低功耗低资源的BP神经网络推理加速器设计

摘要

著录项

相似文献

相关主题

期刊订阅