SoC(System on Chip)特别是大规模数据通信芯片包含较多接口模块,可配置成的端口(Port)数量大、速率种类多;在实际应用中当芯片和对端设备连接时,有非常丰富的端口配置组合模式,需要海量的验证场景以确保芯片在流片前的设计质量。当前的随机化仿真验证如UVM(Universal Verification Methodology)一般只对数据会话(Transaction)配置进行随机,很难覆盖如此丰富的接口模式和系统场景组合,这给芯片验证方法和EDA(Electronic Design Automation)工具带来了巨大的挑战。本文介绍了一种随机化系统场景激励自动产生方法,灵活构造系统级验证平台,可对待测芯片设计DUT(Design Under Test)仿真时动态调整,并通过场景随机化实现完全覆盖验证。本方法已完成开发、并应用于百亿级晶体管SoC芯片仿真验证,在流片前及时发现了多个芯片设计RTL(Register Transfer Level)问题,有效提升了具有复杂接口和多种配置组合系统场景的SoC开发质量。
展开▼
