1G比特内嵌自检自修复DDR3DRAM存储器芯片设计

著录项

• 来源
  《中国集成电路》 |2018年第9期|42-47|共6页
• 作者

  谈杰; 王嵩; 李进; 龙晓东; 王小光;

  展开▼
• 作者单位

  西安紫光国芯半导体有限公司;

  陕西西安;

  710075;

  西安紫光国芯半导体有限公司;

  陕西西安;

  710075;

  西安紫光国芯半导体有限公司;

  陕西西安;

  710075;

  西安紫光国芯半导体有限公司;

  陕西西安;

  710075;

  西安紫光国芯半导体有限公司;

  陕西西安;

  710075;

  展开▼
• 原文格式 PDF
• 正文语种 chi
• 中图分类
• 关键词

  45nm叠层电容工艺; 内嵌自检测修复(ECC); DDR3; DRAM;