一种节约面积的可编程存储器内建自测试设计方法

林重甫; 陈宏铭; 熊凯

首页> 中文期刊> 《中国集成电路》 >一种节约面积的可编程存储器内建自测试设计方法

一种节约面积的可编程存储器内建自测试设计方法

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

cqvip:随着深亚微米技术不断的发展,在SoC设计中存储器需求越来越大,芯片的量产需要有效率而又具有相对的低成本的测试方法。可编程存储器内建自测试方法基于客制化的控制器,提供了一定程度可靠的弹性以及所需合理的硬件成本。我们在本文提出了一个P-MBIST设计的硬件分享架构,经由分享共用的地址产生器与控制器,P-MBIST电路的面积开销能够大幅减小,利用加入的两级流水线能够达到更高的测试速度。最后,所提出的P-MBIST电路能够由使用者自定义的配置文档而自动生成。

著录项

来源
《中国集成电路》 |2011年第6期|P.48-5279|共6页
作者
林重甫; 陈宏铭; 熊凯;
展开▼
作者单位

智原科技（上海）有限公司核心技术部;

展开▼
原文格式 PDF
正文语种 chi
中图分类运算器和控制器（CPU）;
关键词
存储器内建自测试; SoC;

相似文献

中文文献
外文文献
专利

1. 一种节约面积的可编程存储器内建自测试设计方法 [J] . 林重甫 ,陈宏铭 ,熊凯 . 中国集成电路 . 2011,第006期
2. 一种高速增益单元存储器的内建自测试方案 [J] . 严冰 ,解玉凤 ,袁瑞 . 固体电子学研究与进展 . 2012,第2期
3. 一种嵌入式存储器内建自测试电路设计 [J] . 王丽 ,施玉霞 ,王友仁 . 计算机测量与控制 . 2008,第005期
4. 嵌入式存储器内建自测试的一种新型应用 [J] . 孙华义 ,郑学仁 ,闾晓晨 . 中国集成电路 . 2007,第011期
5. 可编程只读存储器用作逻辑电路的设计方法 [J] . 颜景才 . 制导与引信 . 1992,第003期
6. 一种适用于多次可编程存储器的抗失配高可靠性灵敏放大器设计 [C] . 王佳宋 ,李建成 ,王宏义 . 第二十届计算机工程与工艺年会暨第六届微处理器技术论坛 . 2016
7. 高速嵌入式动态随机存储器可编程内建自测试设计及优化 [A] . 严冰 . 2012

一种节约面积的可编程存储器内建自测试设计方法

摘要

著录项

相似文献

相关主题

期刊订阅