一种嵌入式存储器内建自测试电路设计

王丽; 施玉霞; 王友仁

首页> 中文期刊> 《计算机测量与控制》 >一种嵌入式存储器内建自测试电路设计

一种嵌入式存储器内建自测试电路设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

随着存储器在芯片中变得越来越重要和半导体工艺到了深亚微米(deep-sub-micron,DSM)时代,对存储器的故障测试变得非常重要,存储器内建自测试(memory built-in self-test,MBIST)是一种有效测试嵌人式存储器的方法;给出了一种基于LFSR的存储器内建自测试电路设计,采用LFSR设计的地址生成器的面积开销相当小,从而大大降低了整个测试电路的硬件开销;16×32b SRAM内建自测试电路设计实验验证了此方法的可行性,与传统的方法相比,它具有面积开销小、工作速度快和故障覆盖率高等优点.

著录项

来源
《计算机测量与控制》 |2008年第5期|624-626|共3页
作者
王丽; 施玉霞; 王友仁;
展开▼
作者单位

南京航空航天大学自动化学院江苏南京 210016;

南京航空航天大学自动化学院江苏南京 210016;

南京航空航天大学自动化学院江苏南京 210016;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TP306.3;
关键词
嵌入式存储器; SRAM; 线性反馈移位寄存器(LFSR); 内建自测试;

相似文献

中文文献
外文文献
专利

1. 嵌入式存储器内建自测试的一种新型应用 [J] . 孙华义 ,郑学仁 ,闾晓晨 . 中国集成电路 . 2007,第011期
2. 嵌入式存储器内建自测试时间的优化 [J] . 王长弘 ,万培元 ,林平分 . 中国集成电路 . 2013,第006期
3. 嵌入式存储器内建自测试方法 [J] . 宋毅 ,阳辉 ,方葛丰 . 微计算机信息 . 2008,第031期
4. 嵌入式存储器的内建自测试算法及测试验证 [J] . 林晓伟 ,郑学仁 ,刘汉华 . 中国集成电路 . 2006,第002期
5. 嵌入式存储器的内建自测试和内建自修复 [J] . 江建慧 ,朱为国 . 同济大学学报（自然科学版） . 2004,第008期
6. 一种提高多存储单元内建自测试效率的电路设计 [C] . . 第五届中国测试学术会议 . 2008
7. 基于测试时间优化的嵌入式存储器内建自测试研究 [A] . 陈佳楠 . 2019

一种嵌入式存储器内建自测试电路设计

摘要

著录项

相似文献

相关主题

期刊订阅