基于虚拟仪器的时序逻辑电路仿真实验平台设计

机译：用于低功耗设计的基于NEM继电器的时序逻辑电路

机译：基于MATLAB的现代控制理论仿真实验平台的设计与应用

机译：时序逻辑电路进化设计的三步分解方法

机译：基于可进化硬件的时序逻辑电路设计

机译：基于统计延迟模型的逻辑电路设计性能分析与优化

机译：基于LabVIEW的温度和压力测定化学虚拟仪器的设计

机译：多级时序逻辑电路设计

机译：组合逻辑电路的最小故障测试时序设计和可测试实现

机译：用于逻辑电路的时序约束生成方法，用于逻辑电路的时序生成约束程序以及用于将逻辑电路的时序生成约束的程序记录介质

机译：逻辑电路的时序约束模型的生成方法，逻辑电路的时序约束模型的生成程序以及使用时序约束模型的时序驱动布局方法

机译：异步逻辑电路的逻辑电路设计装置，逻辑电路设计方法和逻辑电路设计程序