首页> 中文期刊> 《电子器件》 >FPGA被动串行配置方法在税控机中的应用

FPGA被动串行配置方法在税控机中的应用

         

摘要

在高端税控机系统中,使用基于ARM7TDMI的微处理器SEP3203对Cyclone系列的EP1C3T144C8进行被动串行配置.当微处理器SEP3203运行在75MHz,配置文件ttf格式为315 kbyte时,在AXD1.2环境中完成对FPGAEP1C3T144C8的配置大约需要5s的时间.而当本程序编译为系统应用程序烧录在Flash中,系统上电后自动配置FPGA时,配置完成时间低于3s.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号