DDR4并行互连传输串扰特性仿真与分析

李川; 王彦辉; 郑浩

首页> 中文期刊> 《计算机工程与科学》 >DDR4并行互连传输串扰特性仿真与分析

DDR4并行互连传输串扰特性仿真与分析

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

cqvip:为满足高带宽存储应用需求,访存速率和互连密度越来越高。DDR4作为主存领域应用广泛且速率较快的并行存储互连技术,上升/下降沿时间或低至百ps量级,信号间串扰不容忽视。以某DDR4驱动模型和板级嵌入式应用为研究对象,建立多线打扰模型,从时域角度仿真分析布线间距、打扰源相位、数据速率、耦合传输线长对带状线传输串扰的影响。结果显示:5倍介质厚度布线间距条件下串扰接近于0mV,不同相位关系打扰源形成的总串扰具有成倍双向差异。对于特定访存速率,耦合传输线长度与串扰极值存在周期性对应关系,据此合理设计DDR数据组线长,可以有效规避串扰极大值。

著录项

来源
《计算机工程与科学》 |2019年第4期|612-617|共6页
作者
李川; 王彦辉; 郑浩;
展开▼
作者单位

江南计算技术研究所江苏无锡214083;

展开▼
原文格式 PDF
正文语种 chi
中图分类印刷电路;
关键词
DDR4; 近端串扰; 远端串扰; 时域分析; 信号完整性;

相似文献

中文文献
外文文献
专利

1. 不等高多导体传输线串扰特性的仿真与分析 [J] . 叶志红 ,胡韬 ,姚顺雨 . 科学技术与工程 . 2018,第024期
2. 无码间串扰传输特性动态仿真分析与研究 [J] . 鄢保兰 ,谢玲 ,许艳红 . 电脑与电信 . 2009,第006期
3. 高速互连总线结构中多平行传输线间的串扰分析与控制 [J] . 张志伟 . 计算机应用研究 . 2013,第012期
4. 非理想互连的传输线模型及串扰分析 [J] . 丁同浩 ,李玉山 ,张伟 . 西安电子科技大学学报（自然科学版） . 2010,第004期
5. 芯片倒装封装中焊球及铜互连对高速差分信号传输特性影响的仿真研究 [J] . 孟真 ,张兴成 ,刘谋 . 电子与封装 . 2015,第009期
6. 高速电路中传输耦合的反射和串扰仿真 [C] . 刘博 ,李亚东 ,吴林 . 浙江省电子学会2009年学术年会 . 2009
7. DDR4高速并行总线的信号完整性仿真分析 [A] . 刘波 . 2018

DDR4并行互连传输串扰特性仿真与分析

摘要

著录项

相似文献

相关主题

期刊订阅