一种低延迟高吞吐率的浮点整型乘累加单元

沈俊; 沈海斌; 虞玉龙

首页> 中文期刊> 《计算机工程》 >一种低延迟高吞吐率的浮点整型乘累加单元

一种低延迟高吞吐率的浮点整型乘累加单元

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

针对目前浮点运算单元在处理向量点乘运算时存在数据相关性的问题,提出一种低延迟单周期的累加单元结构.该结构用于7级流水的可配置乘累加单元,可兼容双精度浮点、双单精度浮点以及32位有符号数,且能对后置模块进行操作数隔离与门控时钟的低功耗处理.在Viterx-4平台上实验结果表明,该结构具有高性能、低延迟、单周期完成数据吞吐等特点,与使用Xilinx浮点IP的设计面积相比,时间积减少30％以上.

著录项

来源
《计算机工程》 |2013年第6期|91-94102|共5页
作者
沈俊; 沈海斌; 虞玉龙;
展开▼
作者单位

浙江大学超大规模集成电路设计研究所;

杭州310027;

浙江大学超大规模集成电路设计研究所;

杭州310027;

浙江大学超大规模集成电路设计研究所;

杭州310027;

展开▼
原文格式 PDF
正文语种 chi
中图分类程序设计、软件工程;
关键词
浮点运算单元; 乘累加; 向量点乘; 双精度; 双单精度;

相似文献

中文文献
外文文献
专利

1. 高吞吐率双模浮点可重构FFT处理器设计实现 [J] . 魏星 ,黄志洪 ,杨海钢 . 电子与信息学报 . 2018,第012期
2. 高吞吐率浮点FFT处理器的FPGA实现研究 [J] . 牟胜梅 ,杨晓东 . 计算机工程与科学 . 2008,第007期
3. 浮点乘累加处理单元的FPGA实现 [J] . 金席 ,高小鹏 ,龙翔 . 计算机与数字工程 . 2006,第010期
4. 基于高性能浮点乘累加器的浮点协处理器设计 [J] . 邹翠 ,谢憬 ,谢鑫君 . 信息技术 . 2014,第007期
5. 低延迟、大吞吐率的5G DBF技术研究与实现 [J] . 宫宇 ,宫新保 . 电视技术 . 2019,第009期
6. 基于高层次综合的高吞吐率MD5算法IP化设计 [C] . WANG Yiyun ,王一军 ,ZHANG Zengyang . 2014四川省电子学会半导体与集成技术专委会学术年会 . 2014
7. 一种高吞吐率和高公平性混合传感网络研究 [A] . 曹野 . 2010

一种低延迟高吞吐率的浮点整型乘累加单元

摘要

著录项

相似文献

相关主题

期刊订阅