一种千万门FPGA芯片中DSP硬核的设计

李正杰; 张英

首页> 中文期刊> 《微电子学》 >一种千万门FPGA芯片中DSP硬核的设计

一种千万门FPGA芯片中DSP硬核的设计

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了一种千万门FPGA芯片中DSP硬核的设计。基于SMIC 65nm CMOS工艺,以全定制技术设计实现了一个高性能的DSP硬核。DSP硬核主要包括输入输出逻辑、乘法器、XYZ选择器和模式控制单元、加法器等部分。为了提高DSP硬核的速度、面积和功耗等性能指标,采用了多种技术。通过2阶Booth编码设计,减小了50%的部分积数量;通过符号位扩展优化算法,大大减少了部分积符号扩展位,相应减少了逻辑资源和功耗;通过多种压缩器,减小了部分积加法路径上的延时,提高了乘法运算速度;通过超前进位加法器,提高了加法器运算速度。对DSP硬核进行仿真验证,并对千万门FPGA芯片进行测试。结果表明,该DSP硬核的功能和性能指标符合设计要求。

著录项

来源
《微电子学》 |2018年第4期|485-490|共6页
作者
李正杰; 张英;
展开▼
作者单位

成都华微电子科技有限公司;

成都610041;

展开▼
原文格式 PDF
正文语种 chi
中图分类场效应型;
关键词
FPGA; DSP; Booth编码; 压缩器; 超前进位;

相似文献

中文文献
外文文献
专利

1. 适用于 FPGA 的浮点型 DSP 硬核结构设计 [J] . 赵赫13 ,黄志洪1 ,余乐2 . 太赫兹科学与电子信息学报 . 2019,第3期
2. 适用于FPGA的浮点型DSP硬核结构设计 [J] . 赵赫 ,黄志洪 ,余乐 . 太赫兹科学与电子信息学报 . 2019,第3期
3. 基于FPGA内嵌DSP硬核的脉冲压缩设计与实现 [J] . 苏海 ,张群英 ,叶盛波 . 电子测量技术 . 2016,第9期
4. 一种FPGA芯片中DSP模块的内建自测试方法 [J] . 孙洁朋 ,魏建民 ,闫华 . 电子与封装 . 2017,第10期
5. 千万门级FPGA芯片设计平台的数据存储技术 [J] . 朱瑜 . 数字技术与应用 . 2018,第6期
6. 一种多FPGA+双DSP核心控制器架构设计 [C] . 邹祎 ,马晓军 ,闫之峰 . 第四届特种车辆全电化技术发展论坛 . 2016
7. 一种FPGA芯片中DSP运算单元的验证方法研究 [A] . 和彬彬 . 2019

一种千万门FPGA芯片中DSP硬核的设计

摘要

著录项

相似文献

相关主题

期刊订阅