首页> 中文期刊> 《微电子学》 >32位MIPS处理器可测性设计与实现

32位MIPS处理器可测性设计与实现

         

摘要

设计了一个32位MIPS处理器。为实现负载均衡和提高系统利用率,采用自定义的5级流水线结构,并采用数据旁路机制和基于历史的分支预测机制来解决流水线冲突。同时,为保证芯片设计的可靠性和可测性,采用流水线分级验证的可测性设计方法,在设计中提取流水阶段的关键信号作为输出。为减小芯片面积和管脚数目,设计了多模式的工作机制,实现了芯片管脚复用。后仿结果表明,基于0.18μm CMOS工艺,处理器可工作于60 MHz频率。芯片核心面积为1.15 mm×2.25 mm,等效门为13.5万,功耗为2.8 mW/MHz。测试结果表明,芯片可在多工作模式之间正常切换,功能完整。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号