首页> 中文期刊> 《微电子学与计算机》 >高速Booth编码模（2^n—1）乘法器的设计

高速Booth编码模（2^n—1）乘法器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在余数系统中(2n-1)是最普遍应用的模,提出了一种新的booth编码结构,并基于提出的booth编码结构,提出了一种高速模(2n-1)乘法器.该乘法器采用CSA或者Wallace Tree结构可以进一步提高运算速度.此乘法器在一个时钟周期内可以完成所需运算,简单高效.

著录项

来源
《微电子学与计算机》 |2011年第11期|191-193|共3页
作者
李磊; 胡剑浩; 敖思远;
展开▼
作者单位

电子科技大学通信抗干扰国家重点实验室;

展开▼
原文格式 PDF
正文语种 chi
中图分类微电子学、集成电路（IC）;
关键词
乘法器; Booth编码算法Wallace树形结构;

相似文献

中文文献
外文文献
专利

1. 基于Radix-4 Booth编码的模2n+1乘法器设计 [J] . 鄢斌 ,李军 . 通信技术 . 2015,第010期
2. 基于双Booth 2编码的双有限域模乘法器设计与实现 [J] . 徐金甫 ,仲先海 ,杨洋 . 电子技术应用 . 2008,第007期
3. 基4BOOTH编码的高速32×32乘法器的设计与实现 [J] . 周婉婷 ,李磊 . 电子科技大学学报 . 2008,第S1期
4. 基于改进的BOOTH编码的高速32×32位并行乘法器设计 [J] . 刘强 ,王荣生 . 计算机工程 . 2005,第006期
5. 基于改进的 Booth 编码和 Wallace 树的乘法器优化设计 [J] . 石敏 ,王耿 ,易清明 . 计算机应用与软件 . 2016,第005期
6. 基四BOOTH编码的高速32×32乘法器的设计与实现 [C] . Zhou Wanting ,周婉婷 ,Li Lei . 电子科技大学电子科学技术研究院第三届学术交流会 . 2007
7. 优化的近似Booth乘法器设计和评估及概率错误模型分析 [A] . 朱玉莹 . 2020

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号