首页> 中文期刊> 《微电子学与计算机》 >具有三级缓存的PCI Master总线接口的VLSI设计

具有三级缓存的PCI Master总线接口的VLSI设计

         

摘要

文章讨论主PCI(PCI-Master)接口电路的VLSI设计方法,文章从总体设计思路,接口内侧(用户侧)通讯协议的制定和状态机等各个角度对主PCI接口的设计方法作了较为全面的介绍,并以三级缓存的为例介绍了一个完整的底层VerilogHDL设计。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号