流水线ADC功耗优化算法及其硬件实现

李博; 李哲英; 刘媛媛

首页> 中文期刊> 《微电子学与计算机》 >流水线ADC功耗优化算法及其硬件实现

流水线ADC功耗优化算法及其硬件实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了一种针对流水线模数转换器的功耗优化算法,包括各级分辨率的分配、电容缩减、各级电流控制、各级电路结构选择和最后确认五部分.采用了上述功耗优化算法,并引入了改进的取样保持放大器和比较器,在TSMC0.18μmCMOS工艺下,设计了一个10位,取样速率80MHz的流水线ADC.在40MHz输入信号下,SNDR和SFDR分别为58.1dB和60.14dB,功耗为57mW.原型测试结果说明此算法可在保证ADC特性的前提下,达到功耗优化的目的.

著录项

来源
《微电子学与计算机》 |2008年第4期|131-135|共5页
作者
李博; 李哲英; 刘媛媛;
展开▼
作者单位

北京交通大学电子信息工程学院;

北京100044;

北京联合大学信息学院;

北京100101;

北京市人民政府对外联络办公室;

北京100078;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TN792;
关键词
级功耗缩减; 流水线模数转换器; 比较器; 取样保持放大器;

相似文献

中文文献
外文文献
专利

1. 一种适用于流水线ADC的数字校准算法的硬件实现 [J] . 郭静宜 ,李冬梅 ,刘力源 . 高技术通讯 . 2009,第003期
2. 应用于14bit低功耗流水线ADC的sub-ADC电路设计 [J] . 陈忠学 ,何全 ,章国豪 . 微电子学与计算机 . 2017,第1期
3. 适合通信应用的低功耗55纳米12位80MSps双通道流水线型ADC [J] . 陈宏铭 ,许世弦 . 中国集成电路 . 2017,第001期
4. 8位高速低功耗流水线型ADC的设计技术研究∗ [J] . 居水荣 ,刘敏杰 ,朱樟明 . 电子器件 . 2015,第004期
5. 14位100MSPS流水线ADC的低功耗设计 [J] . 王刚 ,何乐年 ,王煊 . 电路与系统学报 . 2013,第002期
6. GPU流水线中背面剔除的硬件设计和实现 [C] . ZHANG Na ,张娜 ,HAN Jun-Gang . 第七届中国测试学术会议 . 2012
7. 流水线ADC系统级功耗优化方法的研究与实现 [A] . 杨巧 . 2011

流水线ADC功耗优化算法及其硬件实现

摘要

著录项

相似文献

相关主题

期刊订阅