16×16快速乘法器的设计与实现

李楠; 喻明艳

首页> 中文期刊> 《微电子学与计算机》 >16×16快速乘法器的设计与实现

16×16快速乘法器的设计与实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

为得到高性能的乘法器,本设计通过改进的Booth算法产生部分积,用一种Wallace树结构压缩部分积,并使用减少符号位填充和减少尾部0填充两种方法有效地减小了部分积压缩器的面积,最终通过超前进位加法器组得到乘积结果.采用SMIC0.18μm工艺库,由DC(DesignCompiler)综合,时间延迟可达到4.62ns,面积为23837μm2.

著录项

来源
《微电子学与计算机》 |2008年第4期|156-159|共4页
作者
李楠; 喻明艳;
展开▼
作者单位

哈尔滨工业大学微电子中心;

展开▼
原文格式 PDF
正文语种 chi
中图分类运算器;
关键词
乘法器; 改进Booth算法; Wallace树; 面积优化; CLA组;

相似文献

中文文献
外文文献
专利

1. 全CPLAs16＊16位快速乘法器的设计 [J] . 杨庆生 . 计算机学报 . 1990,第009期
2. 基于RTL级实现的可综合的16×16位带符号/无符号高速乘法器 [J] . 石碧 ,程伟综 ,何晓雄 . 电子与封装 . 2005,第005期
3. 16×16位带符号/无符号基于RTL级实现的可综合的高速乘法器 [J] . 石碧 ,程伟综 ,何晓雄 . 电子工程师 . 2003,第6期
4. 16×16位高速低功耗并行乘法器的实现 [J] . 徐锋 ,邵丙铣 . 微电子学 . 2003,第1期
5. 16*16位Wallace乘法器测试激励文件设计 [J] . 刘贝尔 . 科技传播 . 2014,第011期
6. 16×16并行乘法器的设计与实现 [C] . 张瑾 ,黄世震 ,林伟 . 中国第二十届电路与系统学术年会暨2007年港澳内地电子信息学术研讨会 . 2007
7. 16位可重构乘法器设计 [A] . 高丽华 . 2009

16×16快速乘法器的设计与实现

摘要

著录项

相似文献

相关主题

期刊订阅