首页> 中文期刊> 《微电子学与计算机》 >SM3算法高速ASIC设计及实现

SM3算法高速ASIC设计及实现

         

摘要

详细介绍了SM3算法流程,对其控制流和数据流进行相应的硬件设计.控制流硬件设计中,重点分析了消息填充过程中状态机的设计;数据流硬件设计中,提出一种双路并行结构加法器(Two Parallel Road Adder,TPRA)的设计方法,同时结合CSA结构的应用,极大地优化了关键路径的时钟延时,最终完成SM3算法高速ASIC设计.在65nm工艺库下进行综合,数据吞吐率可以达到3.37GB/s,能够满足快速、高效地生成消息摘要的需求.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号