退出
我的积分:
中文文献批量获取
外文文献批量获取
何星宏; 阴亚芳; 戴程;
西安邮电大学电子工程学院;
IEEE754; Systemverilog; 乘加运算; 整数; 浮点;
机译:问题特定的进化算法/混合整数编程混合体的设计:应用于化学批处理调度的两阶段随机整数编程
机译:通过分支强制变化,在混合整数线性程序中更快地实现整数可行性
机译:度量到直接二进制的双基整数整数编码器的设计与实现
机译:混合整数线性规划优化的柔性微网控制器设计与实现
机译:使用Altera的设计环境和FPGA设计和实现浮点乘法器
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:组合整数和浮点乘法架构(CIFm) 用于FpGa及其可逆逻辑实现
机译:实现模式(英文版)Inteira mista para o problema de Localizacao de armazens(实施仓库位置问题的混合整数规划模型)
机译:用于具有多个用于传输操作数段的操作数总线的超标量微处理器的混合整数/浮点处理器内核
机译:验证硬件设计以实现浮点电源功能
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。