退出
我的积分:
中文文献批量获取
外文文献批量获取
袁媛; 谢巍; 刘明业;
北京理工大学ASIC研究所;
RTL综合; 时序逻辑综合; 综合系统; VHDL; 设计;
机译:在时序约束下实现最小能量的许多 $ V_ {t} $ tex> formula> CMOS工艺的快速ULV逻辑综合流程
机译:使用逻辑综合工具在逻辑优化中利用RTL错误路径
机译:逻辑综合环境中的时序分析
机译:跨学科研究和集成设计方法的综合交互式神经康复系统设计与实现
机译:在大型综合癌症系统中实现癌症团队评估和反馈改进计划(MDT-FIT)的多方法评估
机译:自动化逻辑综合的启发式边界:一种用于评估RT级数字系统设计的两种极端实现的启发式方法
机译:用于低功耗移动应用项目的高级逻辑综合组合逻辑综合研究报告
机译:时序验证方法,库创建方法和逻辑综合方法
机译:逻辑电路,使用该方法的逻辑综合系统和记录介质的时序分析方法
机译:具有恒定替换延迟单元库的线负载无关逻辑综合和时序收敛的装置和方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。