退出
我的积分:
中文文献批量获取
外文文献批量获取
刘素娟; 杨维明; 陈建新; 蔡黎明; 徐东升;
北京工业大学光电子实验室;
中国华大集成电路设计中心;
数字锁相环(DPLL); 锁频(FL); 锁频-锁相(FPL);
机译:65nm CMOS技术中具有带宽跟踪功能的选相数字锁相环
机译:基于两种不同VCO拓扑的CMOS 120 GHz锁相环
机译:具有小型DCO硬件和快速锁相功能的全数字锁相环的设计
机译:基于锁频环和初始相角检测锁相环的新型三相软件锁相环
机译:千兆位速率光接收器和数字锁频环的设计和实现,用于基于锁相环的应用。
机译:具有延迟耦合的数字锁相环的自组织同步理论与实验
机译:基于锁相环和锁频环的功率变换器电网电压同步算法
机译:数字锁相环CmOs通用阵列的设计。
机译:载波频率移频的处理方法,包括通过由移频估计值发起的锁相环来校正载波频率,其中环路的锁频范围小于频率估计器的锁频范围
机译:包括快速锁频控制电路的锁相环电路及其减少锁频时间的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。