退出
我的积分:
中文文献批量获取
外文文献批量获取
孙凌宇; 冷明; 魏斯民; 杨威;
井冈山大学计算机科学系;
上海大学计算机工程与科学学院;
寄存器传输级; VHDL语言; 模拟; 编译; 调度算法;
机译:使用面向对象的VHDL语言扩展,用于嵌入式系统的共硬件和软件建模
机译:使用VHDL语言描述的以CPLD结构实现的顺序系统的逻辑综合
机译:使用VHDL-AMS行为建模语言为复杂模拟电路的老化仿真做出贡献
机译:基于RTL的VHDL模拟器的验证与实现研究
机译:在面向对象的数据库中缓存派生数据,以及用于选择其实现策略的智能系统设计
机译:在模拟神经元中实现自然语言解析的心理语言模型
机译:针对超高速集成电路(VHsIC)硬件描述语言(VHDL)的提议的面向对象编程(OOp)增强。
机译:寄存器传输级别(RTL)设计检查,用于使用分类探索模拟和/或综合不匹配以及模棱两可的语言语义
机译:用于以面向对象的编程语言和小程序在应用程序中包括独立于语言的脚本的系统,为每个脚本引擎提供接口以实现与编程语言的交互
机译:通过VHDL实施IEC 61131-3控制规范的方法,用于集成电路实现的控制逻辑配置的建模,模拟和综合
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。