一种降低3-D VRRAM热串扰的并行输入重编码电路

陈之晟; 张锋

首页> 中文期刊> 《微电子学与计算机》 >一种降低3-D VRRAM热串扰的并行输入重编码电路

一种降低3-D VRRAM热串扰的并行输入重编码电路

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

3-D VRRAM(Vertical Resistive Random Access Memory)是一种用来降低阻变式存储器单元成本的新型架构.目前对3-D VRRAM阵列的性能评估主要集中于对写入和读取裕度的分析上.然而3-D VRRAM中的中的热串扰效应也是一个值得关注的问题,过高的热串扰会明显降低阵列中存储单元的可靠性.本文提出了一种并行输入重编码电路,通过对输入数据进行重新编码来降低大规模并行写入所引起的热串扰效应.实验结果表明,当并行写入阵列大小为4×4、4×8以及8×8时,使用本文提出的输入重编码电路可以分别降低21.8%、23.9%和12.2%的热串扰效应.此外,使用本文提出的写入重编码仅仅增加了3%的写入延时以及0.07%的额外面积.

著录项

来源
《微电子学与计算机》 |2021年第11期|95-100|共6页
作者
陈之晟; 张锋;
展开▼
作者单位

中国科学院微电子研究所微电子器件与集成技术重点实验室;

北京100029;

中国科学院大学;

北京100049;

展开▼
原文格式 PDF
正文语种 chi
中图分类电子电路;
关键词
3-D VRRAM; 热串扰; 并行写入; 重编码电路;

相似文献

中文文献
外文文献
专利

1. 一种基于RRAM热串扰的奇偶重排编码算法 [J] . 李云 ,张锋 . 微电子学与计算机 . 2018,第4期
2. 一种用于JESD204B协议的8B/10B并行编码电路设计与实现 [J] . 王俊杰 ,万书芹 ,季惠才 . 微电子学与计算机 . 2020,第6期
3. 一种用于并行H.264编码器的语法元素级分组并行算术编码器体系结构的评估 [J] . 陈胜刚 ,陈书明 ,谷会涛 . 电子学报 . 2012,第002期
4. 降低模分复用传输中信号串扰的预编码技术 [J] . 富惠雯 ,朱子岳 ,赵梦鑫 . 光通信技术 . 2021,第001期
5. 降低射频电路串扰噪声的布线方法 [J] . 黄迟 ,孙承绶 ,来金梅 . 半导体技术 . 2002,第10期
6. 基于FPGA实现实时数据的单端口并行输入多端口串行输出电路设计 [C] . 魏银库 . 2009年河南省单片微机和嵌入式系统学术研讨会 . 2009
7. 一种降低工艺、电源、温度对同步开关噪声影响的电路结构 [A] . 侯春源 . 2005

一种降低3-D VRRAM热串扰的并行输入重编码电路

摘要

著录项

相似文献

相关主题

期刊订阅