基于择多-非-图的忆阻加法器设计

李志刚; 陈辉; 刘鹏; 武继刚

首页> 中文期刊> 《微电子学与计算机》 >基于择多-非-图的忆阻加法器设计

基于择多-非-图的忆阻加法器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

针对基于忆阻器的数字逻辑设计中存在延时开销和面积开销较高的问题,提出了一种双择多-非-图(Double Majority-Inverter-Graph,DMIG)逻辑.该逻辑能在一个时钟周期内同步实现2个择多-非-图逻辑.通过初始化DMIG结构中的忆阻器为不同的逻辑状态,并在DMIG结构的两端施加不同的电压,在一步内并行实现了两种不同的基础逻辑门.此外,利用逻辑综合方法优化全加器的布尔逻辑表达式,进一步设计了基于DMIG的一位全加器,并针对延时和面积开销两个性能分别提出了两种不同的优化方法。在Spice仿真环境下利用VTEAM模型仿真验证了DMIG和全加器,电路的延时开销和面积开销大幅度降低.延时优化加法器设计利用4个忆阻器通过4个步骤来实现,而面积优化加法器设计利用3个忆阻器通过5个步骤来实现。与现有的逻辑设计相比,所提出的设计减少了运算步骤及所需忆阻器数量,有效地优化了忆阻加法器性能.

著录项

来源
《微电子学与计算机》 |2022年第5期|104-110|共7页
作者
李志刚; 陈辉; 刘鹏; 武继刚;
展开▼
作者单位

广东工业大学计算机学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类数字电路;
关键词
忆阻器; 非易失计算; 存内逻辑设计; 择多-非-图; 全加器;

相似文献

中文文献
外文文献
专利

1. 基于光电忆阻器的新型加法器电路设计与仿真印技 [J] . 黄诗诗 ,金湘亮 ,汪洋 . 新一代信息技术 . 2021,第013期
2. 基于忆阻器的N进制加法器设计方案研究 [J] . 朱敏 ,贺峰 . 电脑知识与技术 . 2013,第033期
3. 忆阻器的三值逻辑门和加法器设计 [J] . 钟悦航 ,武继刚 ,刘鹏 . 微电子学与计算机 . 2021,第7期
4. 基于Knowm忆阻器的新型忆感器模型的设计与分析 [J] . 朱雷杰 ,王发强 . 物理学报 . 2019,第019期
5. 基于忆阻的神经网络在非周期间歇性控制下的稳定化 [J] . 张腾 ,冯立超 ,何秀丽 . 海南大学学报（自然科学版） . 2017,第003期
6. 基于MATLAB的忆阻器仿真设计 [C] . 范鹤鹤 ,陈进才 . 第19届全国信息存储技术学术会议 . 2013
7. 基于忆阻器的加法器设计及其仿真分析 [A] . 邓辉 . 2016

基于择多-非-图的忆阻加法器设计

摘要

著录项

相似文献

相关主题

期刊订阅