首页> 中文期刊> 《电子与封装》 >ASIC设计中的静态时序分析技术

ASIC设计中的静态时序分析技术

         

摘要

随着工艺线宽的减小,时序问题开始主导集成电路设计.为了解决全芯片的互连延时,需要全芯片分析和优化.PrimeTime是Synopsys公司全芯片和门级静态时序分析工具.PrimeTime用来分析大型同步数字专用集成电路.静态时序分析是一种彻底的分析、调试、验证设计的方法.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号