首页> 中文期刊> 《电子与封装》 >高可靠性的读写分离14T存储单元设计

高可靠性的读写分离14T存储单元设计

         

摘要

为了提高航空航天设备的可靠性和运行速度,提出了一种新型读写分离的14T静态随机存储器(SRAM)单元。基于65 nm体硅CMOS工艺,对读写分离14T存储单元的性能进行仿真,并通过在关键节点注入相应的电流源模拟高能粒子轰击,分析了该单元抗单粒子翻转(Single Event Upset,SEU)的能力。与传统6T相比,该单元写速度、读静态噪声容限和位线写裕度分别提升了约5.1%、20.7%和36.1%。写速度优于其他存储单元,读噪声容限优于6T单元和双联锁存储单元(DICE),在具有较好的抗SEU能力的同时,提高了读写速度和读静态噪声容限。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号