VLSI晶体管级时延模拟方法

骆祖莹; 钟燕清

首页> 中文期刊> 《计算机辅助设计与图形学学报》 >VLSI晶体管级时延模拟方法

VLSI晶体管级时延模拟方法

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了一种新的晶体管级时延模拟方法,为了保证模拟的精度,综合考虑了存在于短沟道晶体管中的短路电流、输入/输出耦合电容和载流子速度饱和等效应对MOSFET晶体管沟道电流的影响,针对经典的ALPHA沟道电流分析模型(Alpha-Power-Law)进行了改良,以达到精确计算沟道电流的目的.该方法通过改良的节点分析方程(MNA)计算逻辑门的输出波形,以获得逻辑门的时间延迟和跳变时间.所开发的晶体管级时延模拟器性能优越,当逻辑门中某一晶体管的一个参数(如沟道长度、宽度或阈值电压VT0)改变后,模拟器可以快速地计算出新的逻辑门输出波形.基于BSIM370nm工艺模型,采用HSPICE软件的模拟结果来验证该方法的效率与精确性.实验结果表明:该方法模拟效率高,模拟一个逻辑门平均仅需1.0ms;模拟精度高,在所有测试电路时延模拟结果中,最大误差仅为5.04%,平均误差为2.68%.

著录项

来源
《计算机辅助设计与图形学学报》 |2006年第12期|1855-1860|共6页
作者
骆祖莹; 钟燕清;
展开▼
作者单位

北京师范大学电子工程系,北京,100875;

中国科学院计算技术研究所计算机系统结构重点实验室,北京,100080;

北京师范大学电子工程系,北京,100875;

展开▼
原文格式 PDF
正文语种 chi
中图分类计算技术、计算机技术;
关键词
VLSI; 纳米工艺; 晶体管级; 静态时延分析;

相似文献

中文文献
外文文献
专利

1. 一种时延驱动的VLSI布局方法 [J] . 严晓浪 . 电子学报 . 1993,第002期
2. VFD滤波器的导航信道模拟器动态时延模拟方法 [J] . 沙海 ,黄新明 ,张鑫 . 国防科技大学学报 . 2014,第004期
3. 低成本VLSI时延测试策略的探讨 [J] . 代建玮 ,夏宇闻 ,杨振 . 中国集成电路 . 2004,第009期
4. 功耗和时延双重驱动的VLSI布局算法 [J] . 孔天明 ,洪先龙 ,乔长阁 . 半导体学报：英文版 . 1998,第1期
5. VLSI时延驱动布局和电源网布线研究 [J] . 严晓浪 . 杭州电子工业学院学报 . 1996,第001期
6. MOS VLSI开关级时延分析中伪路径的去除 [C] . 陈松 . 全国第六届IC CAD学术年会 . 1991
7. 时延测试故障模拟方法研究 [A] . 刘丽 . 2010

VLSI晶体管级时延模拟方法

摘要

著录项

相似文献

相关主题

期刊订阅