CMOS输出缓冲器瞬态行为的SPICE建模

黄春行; 朱晓华

首页> 中文期刊> 《南京理工大学学报：自然科学版》 >CMOS输出缓冲器瞬态行为的SPICE建模

CMOS输出缓冲器瞬态行为的SPICE建模

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

根据CMOS输出缓冲器的特性,提出了一种新的输出缓冲器瞬态行为的SPICE建模方法。在把输出缓冲器的瞬态行为特性分为中间状态和稳态 2种工作状态的基础上,利用IBIS模型数据,构造了SPICE的瞬态行为模型。仿真中采用TYP、MIN和MAX3种输出模型,完整地反映了输出缓冲器的特性。最后,通过比较PSPICE软件与SigXplore软件的模拟结果,验证了该方法的有效性。

著录项

来源
《南京理工大学学报：自然科学版》 |2005年第1期|43-45|共3页
作者
黄春行; 朱晓华;
展开▼
作者单位

南京理工大学电子工程与光电技术学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计、分析、计算;
关键词
电子设计自动化; IBIS模型; SPICE模型; 输出缓冲器; 瞬态行为模型;

相似文献

中文文献
外文文献
专利

1. 基于IBIS模型的高速数字I/O缓冲器的瞬态行为建模 [J] . 蔡兴建 ,毛军发 ,陈建华 . 上海交通大学学报 . 2001,第1期
2. 高速数字I/O缓冲器瞬态行为建模及其在同步开关噪声分析中的应用 [J] . 蔡兴建 ,毛军发 ,陈建华 . 电子学报 . 2000,第011期
3. 高性能多模可编程CMOS输出缓冲器的研究实现 [J] . 陈子晏 ,马和良 ,陈磊 . 电子器件 . 2008,第005期
4. 基于PSpice的单相功率因数校正电路的行为建模与仿真 [J] . 陈果 ,徐平凡 ,梅妮 . 低压电器 . 2012,第002期
5. 基于Pspice模拟行为模型的光伏阵列建模 [J] . 王章权 ,张超 ,何湘宁 . 计算机仿真 . 2007,第008期
6. 基于测量数据的高速I/O缓冲器瞬态行为建模 [C] . 蔡兴建 ,毛军发 ,陈建华 . 2000年全国微波测量会议 . 2000
7. 基于输出缓冲器噪声分析的LC振荡器相位噪声建模方法研究 [A] . 衣明坤 . 2012

1. IMPACT OF THE VARIABLE OUTPUT RESISTANCE ON THE TRANSIENT RESPONSE OF LC TRANSMISSION LINE CMOS BUFFERS AND ITS MODEL [J] . Gregorio Cappuccino, Felice Crupi, Andrea Pugliese Microwave and optical technology letters . 2007,第7期

机译：可变输出电阻对LC传输线CMOS缓冲器瞬态响应的影响及其模型
2. $$imes$$ $\times$ VDD output buffer with leakage detection and output current self-adjustment]]> [J] . Chua-Chin Wang, Tsung-Yi Tsai, Wei Lin Analog Integrated Circuits and Signal Processing . 2018,第2期

机译：<！[cdata [一个90-nm cmos 800 mhz 2 $$ times $$ $\timesVDD输出缓冲器，具有泄漏检测和输出电流自动调整]]>$
3. Adaptive Equalizer with a Controller of a Minimally Admissible Differential Voltage of the Output Signal and Pseudodifferential Cascode Output Buffer for the 10-Gb/s Transmitter according to the 65-nm CMOS Technology [J] . A. V. Larionov Russian Microelectronics . 2015,第6期

机译：自适应均衡器，具有根据65 nm CMOS技术用于10 Gb / s发射器的最小允许输出信号差分电压控制器和伪差分Cascode输出缓冲器
4. Modeling of single-transistor latch behavior in partially-depleted (PD) SOI CMOS devices using a concise SOI-SPICE model [C] . Kuo, J.B., Shih-Chia Lin . 2001

机译：使用简洁的SOI-SPICE模型对部分耗尽（PD）SOI CMOS器件中的单晶体管锁存行为进行建模
5. Compact modeling of Silicon Carbide (SIC) Vertical Junction Field Effect Transistor (VJFET) in PSpice using Angelov model and PSpice simulation of analog circuit building blocks using SIC VJFET model. [D] . Purohit, Siddharth. 2006

机译：使用Angelov模型在PSpice中对碳化硅（SIC）垂直结场效应晶体管（VJFET）进行紧凑建模，并使用SIC VJFET模型对PSpice模拟电路构建模块进行仿真。
6. Professional or Amateur? The Phonological Output Buffer as a Working Memory Operator [O] . Neta Haluts, Massimiliano Trippa, Naama Friedmann, 2020

机译：专业或业余吗？音韵输出缓冲器作为工作存储器运算符
7. Выходной буфер 1,8 В на основе 180 нм КМОП технологии для устройств 3,3 В [O] . Б. Махендранат, А. Сринивасулу 2017

机译：基于180nm CMOS技术的设备3.3 V输出缓冲器1.8 V.
8. SPICE Level 3 and BSIM3v3.1 characterization of monolithic integrated CMOS- MEMS devices [R] . Staple, B. D. , Watts, H. A. , Dyck, C. , 1998

机译：单片集成CmOs-mEms器件的spICE Level 3和BsIm3 v3.1特性

CMOS输出缓冲器瞬态行为的SPICE建模

摘要

著录项

相似文献

相关主题

期刊订阅