首页> 中文期刊> 《新余学院学报》 >阻塞法优化设计条件组合逻辑电路

阻塞法优化设计条件组合逻辑电路

         

摘要

探讨了在卡诺图中利用阻塞法优化设计具有约束条件组合逻辑电路的原理和方法,并举例说明应用。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号