首页> 中文期刊> 《制造业自动化》 >基于FPGA的堆排序算法实现与改进

基于FPGA的堆排序算法实现与改进

         

摘要

在实际计算数字信号调制参数时,为了克服FPGA与上位机接口传输速率受限问题,以及减小上位机的计算负担,可将调制参数的计算下放至FPGA处理。这样只用上传给上位机调制参数的计算结果,从而避免了大量原始IQ数据的传输和上位机复杂的参数计算过程。而在FPGA上计算调制参数时,实现数据的排序是其中的一个难点。介绍了一种基于FPGA的2048点堆排序的实现方法,通过modelsim仿真验证该算法的可行性,并通过对时序的优化,最终实现将2048点的堆排序耗时控制在2ms以内。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号