首页> 中文期刊> 《测控技术》 >基于高速数字电路的延迟线设计

基于高速数字电路的延迟线设计

         

摘要

介绍了基于高速的AD、DA,以及大容量FIFO的数字延迟线硬件和软件设计方法.阐述了一种总延迟时间长、延迟步长时间短,且延迟时间控制灵活的数字延迟线设计思路和方法,同时对设计中的关键问题进行了理论阐述和推导.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号