首页> 中文期刊> 《微处理机》 >Verilog—HDL在数字ASIC设计上的应用

Verilog—HDL在数字ASIC设计上的应用

         

摘要

本文探索了在CADENCE环境下采用Verilog-HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发,进行多层设计,Verilog-HDL设计工具可以提供强有力支持。本文通过一个设计实例介绍了Verilog-HDL设计工具的应用。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号