退出
我的积分:
中文文献批量获取
外文文献批量获取
须国宗; 梁洪昌; 等;
中国科学院上海冶金所微电子学分部CAD室;
上海200233;
中国科学院上海冶金所微电子学分;
专用集成电路; 硬件描述语言; 设计; 数字式;
机译:使用Verilog HDL的高吞吐量数字QPSK调制器的FPGA实现
机译:使用Verilog HDL的低功耗数字QPSK调制器的FPGA实现
机译:使用Verilog HDL为基于内核的数字电路实现内置的自检环境
机译:基于Verilog HDL的ASIC设计和验证
机译:使用Verilog HDL的管道FFT架构实现。
机译:勘误:流行的糖尿病应用程序以及糖尿病应用程序的使用对自我保健行为的影响:社交媒体上糖尿病患者数字社区的一项调查
机译:流水线数字过滤器及其应用:FDatool设计和Verilog HDL验证
机译:脂蛋白琼脂糖凝胶电泳。应用于HDL-胆固醇方法学
机译:在FPGA设备上实现IEC 61131-3控制规范的方法,作为仿真建模和仿真的Verilog HDL描述
机译:通过Verilog HDL描述来实现IEC 61131-3控制规范的方法,以对集成电路实现的控制逻辑配置进行建模,仿真和综合
机译:查看和调试具有系统Verilog接口构造的HDL设计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。