首页> 中文期刊> 《现代电子技术》 >Verilog HDL中阻塞与非阻塞过程赋值的区别与应用

Verilog HDL中阻塞与非阻塞过程赋值的区别与应用

         

摘要

阻塞与非阻塞过程赋值在Verilog语言中是最容易混淆的两种结构,正确理解两者在仿真和综合中的区别是很困难的.阻塞与非阻塞过程赋值的误用不仅在仿真时会产生一些逻辑错误,而且会造成仿真与综合的不一致,更为严重的是往往这种错误不易被发现.为解决这一问题,必须深刻理解阻塞与非阻塞过程赋值的功能和执行过程的本质区别.并在此基础上运用一些可以产生可综合逻辑并能避免仿真错误的重要的编码风格,才可以有效地避免阻塞与非阻塞过程赋值的误用.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号