退出
我的积分:
中文文献批量获取
外文文献批量获取
程刚; 蔡敏;
华南理工大学电子与信息学院,广州,510641;
SystemVerilog; 单元验证; 集成验证; 系统验证;
机译:Systemverilog断言减轻了Soc验证
机译:基于Groebner Bases的SystemVerilog并发断言验证解决方案
机译:基于SystemVerilog模型的混合信号片上系统(SoC)验证
机译:使用高级规范进行SoC设计功能验证的有效方法
机译:与稳定的冠状动脉疾病和急性冠状动脉综合征相关的失调循环SOCS3和触珠碧蛋白表达:基于生物信息学分析的综合研究和案例控制验证
机译:通过systemVerilog中具有最佳断言和功能覆盖的高效且可重用的环境进行DUT验证
机译:从metroII到metronomy,设计基于合同的功能 - 架构协同仿真框架,用于网络物理系统的时序验证。
机译:使用具有ARM内核的SOC的FPGA扩展验证码,用于实现具有各种功能的SOC验证板
机译:可验证智能手机的,基于荧光的安全功能和验证设备可验证智能手机的,基于荧光的安全功能和验证设备
机译:虚拟板平台,SOC模拟设备,SOC模拟方法和SOC验证方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。