SystemVerilog
SystemVerilog的相关文献在2003年到2022年内共计107篇,主要集中在无线电电子学、电信技术、自动化技术、计算机技术、社会科学研究方法
等领域,其中期刊论文89篇、会议论文2篇、专利文献16篇;相关期刊50种,包括电气电子教学学报、电子设计应用、电子测试等;
相关会议2种,包括2007年全国高性能计算学术年会、2006年全国信息、电子与控制技术学术会议(IECT'2006)等;SystemVerilog的相关文献由210位作者贡献,包括夏宇闻、张永照、童元满等。
SystemVerilog
-研究学者
- 夏宇闻
- 张永照
- 童元满
- 刘春锐
- 卜刚
- 张宏奎
- 徐伟俊
- 李涛
- 陈振娇
- 黄旭东
- 何星宏
- 傅兴华
- 冯燕
- 卢艳君
- 姜勇吉
- 张挺
- 张静
- 徐迪宇
- 戴程
- 李仁刚
- 杨逸轩
- 杨鑫
- 潘明
- 牛少平
- 王宗传
- 王鹏
- 田毅
- 罗胜钦
- 翟江涛
- 苏雪
- 邓艺
- 郝冲
- 闫沫
- 陈先勇
- 陈岚
- 韩一鹏
- 魏艳艳
- An Junshe
- Bryan Ramirez
- DaVe Kelf
- Dong Zhenxing
- Rindert Schutten
- Stacey Secatch
- Synopsys公司
- Thomas L Anderson
- Zhang Weidong
- Zhu Yan
- 丁婷婷
- 丁雪
- 乔鹏丽
-
-
张妙琳;
刘磊;
张军齐
-
-
摘要:
对RTL级代码进行功能验证的常用方法是仿真,即使用EDA工具模拟待测设计的实际工作情况,验证待测设计的正确性。对于功能不复杂的待测设计,提出了一种基于System Verilog语言的随机测试用例设计方法,可以提高测试的完整性且具有良好的重用性。
-
-
吴录辉;
颜炳佳
-
-
摘要:
随着存储工艺的发展,NANDFlash存储架构被提出后,凭借存储量大,读写速度快等优势,迅速成为存储介质的首选。目前,存储系统通过控制器完成与Flash闪存颗粒的交互,但随着存储数据越来越巨大,NAND Flash控制器的稳健性、完备性也越来越受重视。本文采用System Verilog语言搭建测试环境,并结合SVA断言技术提出新的验证策略,即收集代码覆盖率、功能覆盖率、断言覆盖率三个重要指标,对NAND Flash控制器模块进行全面有效的验证,确保同步时钟单通道模式下,控制器使用双FSM设计依然符合设计要求。
-
-
钱勇;
刘威
-
-
摘要:
HDLC信号链路是国际标准化组织(ISO)制定的高级数据链路的控制规程(High Level Data Link Control,HDLC)。遵循HDLC标准数据链路层规范,采用硬件描述语言Verilog HDL实现了一种基于并行结构的HDLC搜帧解封装电路,并采用System Verilog技术搭建验证平台,随机生成HDLC数据帧来验证设计正确性。使用Modelsim软件仿真波形,在仿真过程中,对于净荷区数据长度为10个字节的HDLC数据帧,解码器电路工作完成需要16个时钟周期,兼顾了处理速度和灵活性。使用QuartusII软件综合,在Altera CycloneV器件上,电路使用了8块自适应逻辑模块ALM,24个寄存器,35个引脚。
-
-
汪永峰;
卜刚
-
-
摘要:
在ISO/IEC 18000-6C标准协议的基础上,对超高频射频识别(UHF RFID)标签数字基带的设计与实现展开研究.根据协议规定的标签数字基带的设计要求和指标,采用SystemVerilog分别对标签发送和接收基带进行建模,并给出基带中关键模块的理论推导和设计实现.SystemVerilog作为Verilog基础上拓展产生的硬件描述语言和验证语言,可以大幅度提高SoC设计的效率.最后使用Modelsim SE-64 10.4对标签数字基带设计进行仿真,结果表明该数字基带符合ISO/IEC 18000-6C协议要求,该设计为单芯片UHF RFID标签提供了设计参考.
-
-
周文强;
雷淑岚;
孙维东
-
-
摘要:
当双倍速率内存(DDR)控制系统开启错误检查与纠正(ECC)功能时,若访问的数据宽度小于DDR memory的接口总宽度,在仿真时需要进行ECC计算并初始化DDR memory数据,否则不能正常仿真.传统的方法是通过DDR控制器进行前门访问的方式来初始化数据并计算ECC值,但该方法在仿真时会耗费大量的时间.为了减少仿真初始化数据的时间,同时实现灵活可配置且达到相同的验证目的,提出了一种自动识别配置信息并自动计算ECC值的DDR后门访问验证方法.该方法通过建立配置文件和数据文件,并采用System Verilog语言编写处理文件,实现自动提取信息的功能,并在处理文件中采用System Verilog语言模拟了和DDR控制器相同功能的ECC算法(Verilog语言实现),提取的数据经过模拟的ECC算法自动计算出ECC值,然后将ECC值和数据在仿真开始时通过后门方式提前加载到DDR memory,最后进行CPU读写DDR数据的仿真测试.仿真结果表明,在未初始化ECC数据时,仿真进入死循环.在初始化极小一段地址范围时,提出的方法比前门访问的方法减少约15.2%的时间,同时达到了相同的验证目的,且配置方便、易于验证.当初始化地址范围扩大到kB、MB、GB的数量级时,可减少数小时甚至更多的时间.提出的方法适用于各类型DDR 系统(DDR2~DDR5).
-
-
刘春锐;
张宏奎;
黄旭东;
陈振娇
-
-
摘要:
现有的CPU验证平台大多基于指令码匹配技术搭建,这种方式开发周期长、调试难度高.在CPU芯片的设计中,高效和完备的功能验证已成为CPU可靠性的重要依据.针对某32位CPU芯片的验证需求,提出了一种高效率可重构的CPU验证平台,并完成了该验证平台的设计与实现.该验证平台充分利用SystemVerilog的字符串匹配技术,集成了验证用例生成组件、参考模型组件、监控组件和结果比较组件,使用脚本语言自动化完成批量验证.相比现有的CPU验证平台,该平台开发及调试周期短,模块化的结构易于重复使用和移植.目前该平台已完成代码覆盖率收集,成功验证了自主设计的CPU功能正确性.
-
-
-
-
-
-
王凯;
李晓民;
安学军
- 《2007年全国高性能计算学术年会》
| 2007年
-
摘要:
网络接口控制器是曙光5000芯片组中最重要的组成部分之一,它将处理节点和互连网络连接了起来.在对网络接口控制器的功能验证中,使用了灰盒子验证模型和功能强大的SystemVerilog设计验证语言。通过对网络接口控制器和激励的模拟,功能验证发现并排除了逻辑设计中存在的大多数错误.验证过程中对覆盖率的分析,为网络接口控制器功能验证的深入起了指导性的作用。此外,验证过程中得到的带宽、异步时钟频率比等数据,将为网络接口控制器、乃至整个系统的进一步设计提供了参考。
-
-
王凯;
李晓民;
安学军
- 《2007年全国高性能计算学术年会》
| 2007年
-
摘要:
网络接口控制器是曙光5000芯片组中最重要的组成部分之一,它将处理节点和互连网络连接了起来.在对网络接口控制器的功能验证中,使用了灰盒子验证模型和功能强大的SystemVerilog设计验证语言。通过对网络接口控制器和激励的模拟,功能验证发现并排除了逻辑设计中存在的大多数错误.验证过程中对覆盖率的分析,为网络接口控制器功能验证的深入起了指导性的作用。此外,验证过程中得到的带宽、异步时钟频率比等数据,将为网络接口控制器、乃至整个系统的进一步设计提供了参考。
-
-
王凯;
李晓民;
安学军
- 《2007年全国高性能计算学术年会》
| 2007年
-
摘要:
网络接口控制器是曙光5000芯片组中最重要的组成部分之一,它将处理节点和互连网络连接了起来.在对网络接口控制器的功能验证中,使用了灰盒子验证模型和功能强大的SystemVerilog设计验证语言。通过对网络接口控制器和激励的模拟,功能验证发现并排除了逻辑设计中存在的大多数错误.验证过程中对覆盖率的分析,为网络接口控制器功能验证的深入起了指导性的作用。此外,验证过程中得到的带宽、异步时钟频率比等数据,将为网络接口控制器、乃至整个系统的进一步设计提供了参考。
-
-
王凯;
李晓民;
安学军
- 《2007年全国高性能计算学术年会》
| 2007年
-
摘要:
网络接口控制器是曙光5000芯片组中最重要的组成部分之一,它将处理节点和互连网络连接了起来.在对网络接口控制器的功能验证中,使用了灰盒子验证模型和功能强大的SystemVerilog设计验证语言。通过对网络接口控制器和激励的模拟,功能验证发现并排除了逻辑设计中存在的大多数错误.验证过程中对覆盖率的分析,为网络接口控制器功能验证的深入起了指导性的作用。此外,验证过程中得到的带宽、异步时钟频率比等数据,将为网络接口控制器、乃至整个系统的进一步设计提供了参考。
-
-
王凯;
李晓民;
安学军
- 《2007年全国高性能计算学术年会》
| 2007年
-
摘要:
网络接口控制器是曙光5000芯片组中最重要的组成部分之一,它将处理节点和互连网络连接了起来.在对网络接口控制器的功能验证中,使用了灰盒子验证模型和功能强大的SystemVerilog设计验证语言。通过对网络接口控制器和激励的模拟,功能验证发现并排除了逻辑设计中存在的大多数错误.验证过程中对覆盖率的分析,为网络接口控制器功能验证的深入起了指导性的作用。此外,验证过程中得到的带宽、异步时钟频率比等数据,将为网络接口控制器、乃至整个系统的进一步设计提供了参考。
-
-
-
-
-