基于FPGA最大迭代次数可变的LDPC译码器设计

谢天娇; 袁瑞佳; 陈超

首页> 中文期刊> 《空间电子技术》 >基于FPGA最大迭代次数可变的LDPC译码器设计

基于FPGA最大迭代次数可变的LDPC译码器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法.与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能.在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源.非常适合译码性能要求高条件下实时高速译码器的设计.

著录项

来源
《空间电子技术》 |2015年第2期|68-71|共4页
作者
谢天娇; 袁瑞佳; 陈超;
展开▼
作者单位

中国空间技术研究院西安分院;

西安710000;

中国空间技术研究院西安分院;

西安710000;

中国空间技术研究院西安分院;

西安710000;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
LDPC译码器; 部分并行; FPGA; 最大迭代次数可变;

相似文献

中文文献
外文文献
专利

1. 基于FPGA的LDPC译码器的设计 [J] . 王海龙 ,郭大波 . 吕梁学院学报 . 2019,第002期
2. 基于FPGA的LDPC译码器的设计 [J] . 王海龙1 ,郭大波2 . 吕梁学院学报 . 2019,第002期
3. 基于FPGA的多速率LDPC编码器和译码器设计与实现 [J] . 张萌 . 现代导航 . 2018,第001期
4. 基于FPGA的码率兼容LDPC译码器设计 [J] . 朱铁林 ,朱鹏景 ,张志芳 . 电视技术 . 2018,第009期
5. 基于FPGA有限域构造的QC-LDPC分层译码器设计 [J] . 卢海芹 ,仰枫帆 . 电子科技 . 2015,第002期
6. 基于迭代思想的复数旋转码编译码器FPGA设计 [C] . 王澍 ,马征 ,范平志 . 2006年中国西部青年通信学术会议 . 2006
7. 基于有限域的QC-LDPC码构造及其迭代译码器的FPGA设计和实现 [A] . 刘佳佳 . 2012

基于FPGA最大迭代次数可变的LDPC译码器设计

摘要

著录项

相似文献

相关主题

期刊订阅