纳米级超大规模集成电路芯片低功耗物理设计分析

机译：低功耗超大规模集成电路应用的高效时序元素设计

机译：低泄漏纳米级超大规模集成电路的技术：对比研究

机译：使用测试元件组芯片的低功耗Logic-BIST方案的物理功耗评估

机译：纳米级超大规模集成电路的全局互连分析与优化

机译：先进的纳米级超大规模集成电路的建模和仿真。

机译：具有高PSRR的纳米级低功耗无电阻电压基准

机译：便携式信息终端超大规模集成电路低功耗设计研究

机译：芯片级原子钟 - 低功耗物理封装;会议论文

机译：物理超大规模集成电路芯片设计方法

机译：制造纳米级电阻交叉点存储器阵列以提供纳米级非易失性存储器阵列以用于非常高密度低功耗存储器阵列的方法

机译：基于活动相关性的超低功耗超大规模集成电路时钟门控优化聚类