• 主题
高级搜索  >
历史搜索 清空历史
首页> 美国卫生研究院文献>Sensors (Basel Switzerland) >A Low-Power All-Digital on-Chip CMOS Oscillator for a Wireless Sensor Node
【2h】

A Low-Power All-Digital on-Chip CMOS Oscillator for a Wireless Sensor Node

机译：用于无线传感器节点的低功耗全数字片上CMOS振荡器

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents an all-digital low-power oscillator for reference clocks in wireless body area network (WBAN) applications. The proposed on-chip complementary metal-oxide-semiconductor (CMOS) oscillator provides low-frequency clock signals with low power consumption, high delay resolution, and low circuit complexity. The cascade-stage structure of the proposed design simultaneously achieves high resolution and a wide frequency range. The proposed hysteresis delay cell further reduces the power consumption and hardware costs by 92.4% and 70.4%, respectively, relative to conventional designs. The proposed design is implemented in a standard performance 0.18 μm CMOS process. The measured operational frequency ranged from 7 to 155 MHz, and the power consumption was improved to 79.6 μW (@7 MHz) with a 4.6 ps resolution. The proposed design can be implemented in an all-digital manner, which is highly desirable for system-level integration.
机译：本文提出了一种全数字低功耗振荡器，用于无线人体局域网（WBAN）应用中的参考时钟。拟议的片上互补金属氧化物半导体（CMOS）振荡器可提供具有低功耗，高延迟分辨率和低电路复杂度的低频时钟信号。所提出设计的级联结构同时实现了高分辨率和宽频率范围。相对于传统设计，提出的磁滞延迟单元进一步分别降低了功耗和硬件成本92.4％和70.4％。拟议的设计以标准性能0.18μmCMOS工艺实现。测得的工作频率范围为7至155 MHz，功耗以4.6 ps的分辨率提高到79.6μW（@ 7 MHz）。所提出的设计可以以全数字方式实现，这对于系统级集成是非常需要的。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号