• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>American journal of applied sciences >Field Programmable Gate Arrays Based Realization of Truncated Multipliers
【24h】

Field Programmable Gate Arrays Based Realization of Truncated Multipliers

机译：基于现场可编程门阵列的截断乘法器的实现

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Problem statement: Due to high cost and non reconfiguration of Application Specific Integrated Circuits (ASICs) in image processing applications, for example MPEG video compression used in CT scan frames requires real time conditions and the algorithms should be verified and optimized before implementation. Approach: Field Programmable Gate Array (FPGA) provides reconfiguration and implementation at the same time. Results: The implementation results of truncated multipliers on Sparatn-3An FPGA showed significant improvement as compared to Virtex and Virtex-E FPGA devices. Conclusion: Truncated multipliers can be used in medical imaging technology such as CT scan.
机译：问题陈述：由于图像处理应用中的高成本和非专用集成电路（ASIC）的重新配置，例如，CT扫描帧中使用的MPEG视频压缩需要实时条件，并且应在实施之前对算法进行验证和优化。方法：现场可编程门阵列（FPGA）同时提供重新配置和实现。结果：与Virtex和Virtex-E FPGA器件相比，在Sparatn-3An FPGA上截断乘法器的实现结果显示出显着改进。结论：截断乘法器可用于医学成像技术，例如CT扫描。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号