...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Transactions on Circuits and Systems. II, Express Briefs >A Background Timing-Skew Calibration Technique for Time-Interleaved Analog-to-Digital Converters
【24h】

A Background Timing-Skew Calibration Technique for Time-Interleaved Analog-to-Digital Converters

机译：时间交错模数转换器的背景定时斜校正技术

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents a background timing-skew calibration technique for time-interleaved analog-to-digital converters (ADCs). The timing skew between any two adjacent analog-digital (A/D) channels is detected by counting the number of zero crossings of the ADCs input while randomly alternating their sampling sequence. Digitally controlled delay units are adjusted to minimize the timing skews among the A/D channels caused by the mismatches among the clock routes. The calibration behaviors, including converging speed and timing jitter, are theoretically analyzed and verified with simulations. A 6-bit 16-channel ADC is used as an example.
机译：本文提出了一种用于时间交织的模数转换器（ADC）的背景时序偏斜校准技术。通过对ADC输入的零交叉次数进行计数，同时随机交替改变其采样序列，可以检测任意两个相邻的模数（A / D）通道之间的时序偏斜。调整了数字控制的延迟单元，以最大程度地减少由时钟路径之间的失配引起的A / D通道之间的时序偏差。从理论上分析并验证了校准行为，包括收敛速度和时序抖动。以一个6位16通道ADC为例。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号