Multiple-Output Multilevel logic circuits synthesis technique using multiplexers

Milan Kolesar

首页> 外文期刊>Computers and Artificial Intelligence >Multiple-Output Multilevel logic circuits synthesis technique using multiplexers

【24h】

Multiple-Output Multilevel logic circuits synthesis technique using multiplexers

机译：使用多路复用器的多输出多级逻辑电路合成技术

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

In this paper a new efficient synthesis technique for multiple-output multilevel combinational logic circuits is described. For an implementation of logic circuits the use of unviersal logic modules-multiplexers-is assumed. A reduced canonical multiplexertree is the basis for circuits structure. The decomposition of collection m functions of n variables and the reduction of canonical multiplexer trees are made by means of the table of residue functions.

机译：本文介绍了一种用于多输出多级组合逻辑电路的新型高效合成技术。为了实现逻辑电路，假定使用通用逻辑模块-多路复用器。简化的规范多路复用树是电路结构的基础。借助残差函数表，可以分解n个变量的集合m个函数，并简化典范的多路复用树。

著录项

来源
《Computers and Artificial Intelligence》 |1999年第1期|p.95-110|共16页
作者
Milan Kolesar;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类计算技术、计算机技术;
关键词
Boolean function; canonical matrix; canonical multiplexer tree;

机译：布尔函数;规范矩阵规范多路复用器树;

相似文献

外文文献
中文文献
专利

1. Synthesis of multilevel multiplexer circuits for incompletely specified multioutput Boolean functions with mapping to multiplexer based FPGA's [J] . Schafer I., Perkowski M.A. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1993,第11期

机译：综合不完全指定的多输出布尔函数的多级多路复用器电路，并映射到基于多路复用器的FPGA
2. Logic synthesis of multilevel circuits with concurrent error detection [J] . Touba N.A., McCluskey E.J. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1997,第7期

机译：具有并发错误检测功能的多级电路的逻辑综合
3. SOLiT: An automated system for synthesising reliable sequential circuits with multilevel logic implementation [J] . Lai C.-S., Wey C.-T. IEE proceedings. Part E . 1995,第1期

机译：SPLiT：一种自动化系统，用于通过多级逻辑实现来合成可靠的时序电路
4. Logic Synthesis Techniques For Reduced Area Implementation Of Multilevel Circuits With Concurrent Error Detection [C] . Touba, N.A., McCluskey, . 2001

机译：具有并发错误检测功能的多电平电路小面积实现的逻辑综合技术
5. Full Diversity Full Multiplexing Beamforming Techniques for Multiple-Input Multiple-Output Wireless Communication Systems. [D] . Li, Boyu. 2012

机译：用于多输入多输出无线通信系统的全分集全复用波束成形技术。
6. Logic Synthesis of Recombinase-Based Genetic Circuits [O] . Tai-Yin Chiu, Jie-Hong R. Jiang -1

机译：基于重组酶的遗传电路的逻辑综合
7. Logic Synthesis techniques for reduced area implementation of multilevel circuits with concurrent error detection [O] . Nur A. Touba, Edward J. Mccluskey 1994

机译：用于同时进行错误检测的多级电路的面积缩小实现的逻辑综合技术

Multiple-Output Multilevel logic circuits synthesis technique using multiplexers

摘要

著录项

相似文献

相关主题

期刊订阅