...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Transactions on Consumer Electronics >A high performance deblocking filter hardware for high efficiency video coding
【24h】

A high performance deblocking filter hardware for high efficiency video coding

机译：用于高效视频编码的高性能解块滤波器硬件

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The recently developed High Efficiency Video Coding (HEVC) international video compression standard uses adaptive deblocking filter for reducing blocking artifacts. Deblocking filters increase both subjective and objective quality. But, they have high computational complexity. Therefore, in this paper, the first HEVC deblocking filter hardware in the literature is proposed. Two parallel datapaths are used in the proposed hardware in order to increase its performance. The proposed hardware is implemented in Verilog HDL. The Verilog RTL code is verified to work correctly on an FPGA board. The proposed HEVC deblocking filter hardware can code 30 full HD (1920x1080) video frames per second. Therefore, it can be used in consumer electronics products that require a real-time HEVC encoder or decoder.
机译：最近开发的高效视频编码（HEVC）国际视频压缩标准使用自适应去块滤波器来减少块效应。去块滤波器可提高主观和客观质量。但是，它们具有很高的计算复杂度。因此，本文提出了文献中的第一个HEVC解块滤波器硬件。在建议的硬件中使用了两个并行数据路径，以提高其性能。建议的硬件在Verilog HDL中实现。验证Verilog RTL代码可在FPGA板上正确运行。提出的HEVC解块滤波器硬件可以每秒编码30个全高清（1920x1080）视频帧。因此，它可以用于需要实时HEVC编码器或解码器的消费类电子产品中。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号